制御並列アーキテクチャ向けに逐次プログラムを自動並列化する手法を提案する。
本手法は、制御フローを解析し、後続基本ブロックを先行して並列実行するよう
なコードに変換する。スレッド間にメモリデータ依存があれば、明示的アドレス
指定方式かデータスペキュレーション方式を選択して依存関係を保証する。本手
法を制御並列アーキテクチャMUSCAT向けコードトランスレータとして実装し、実
プログラムに適用した。その結果、人手による並列化を全く用いることなく最高
約1.7倍の性能向上を達成した。また、データ依存解析の厳密化とfork箇所の改
良により、更なる性能向上が可能との見通しを得た。