

## SPARC64™ VIIIfx

FUJITSU



SPARC64™ VIIIfx

VISIMPACT

- SPARC64™ VIIで実装した自社開発技術
- 複数個コアを高速なICPUとして扱う仕組み
  - ハードウェアバリア機構
  - 共有キャッシュ
  - コンパイラ

新規自社開発技術


①SIMD  
1命令で2演算並列処理が可能

②浮動小数点レジスタ拡張  
32→256  
キャッシュへのアクセス回数削減

③セクターキャッシュ  
「繰返し利用データ」「一時データ」  
を別々に格納  
→キャッシュミス削減


計算処理の高速化

### 概要



- ベタスケール・コンピューティング向け
  - 8 コア
  - 5MB の共有L2キャッシュ
  - メモリコントローラ内蔵
  - クロック 2 GHz
- 富士通45nm CMOS
  - 22.7mm x 22.6mm
  - トランジスタ数 760M
  - 信号ピン1271
- ピーク性能
  - 演算性能 128 GFlops@ソケット
  - 64GB/s メモリスループット
- 消費電力
  - 58W (TYP, 30°C)


### コアの概要



命令セット アーキテクチャ	SPARC-V9/JPS + HPC-ACE	
浮動小数点演算/クロック	8 (= 4 FP Multiply and Add)	
演算器	<Integer>	<floating-point>
	ALU x2	FMA x4 (2SIMD)
	SHIFT x2	COMPARE x2
	MULT x1	DIVIDE x2
	DIVIDE x1	VIS x1
	AGEN x2	
レジスタ数	188 (GPR) 32 (GUB)	256 (FPR) 48 x2 (FUB)
L1\$	L1B 32KB/2way L1D\$ 32KB/2way	

## 富士通次期スパコンシステム

FUJITSU



GPU



システムボード



システムラック



ノード間接続=6次元  
メッシュ/トーラス  
ネットワーク  
(概念模型)





次期スパコンシステム

3次元トーラスを改良した6次元メッシュ/トーラスネットワークにより、  
高信頼性・高可用性を実現

- a) スイッチレス・ネットワーク
- b) 8万計算ノード以上の高いスケーラビリティを実現
- c) 3Dトーラスに比べ、改善されたシステム効率
- d) 高スループット
  - 片方向バンド幅 5GB/s, 双方向バンド幅10GB/s
- e) 低レイテンシ 集合通信 ファブリック
- f) ユーザビューは3次元トーラス

イメージ図





掲載: Extreme-Scale Computing,  
Computer Nov. 2009,  
IEEE Computer Society